AMD K10 s 128bit SSE5 inštrukciami
Tomáš Kusenda / 31. 08. 2007, 00:00
S príchodom novej architektúry K10 sa v procesoroch objaví aj nová inštrukčná sada. Časť týchto inštrukcií však bude potrebná až s nástupom architektúry „Bulldozer“.
Inštrukčná sada SSE (Streaming SIMD Extensions) doteraz patrili výhradne spoločnosti INTEL. To však firme Advanced Micro Devices nebráni vo vydaní vlastnej verzii týchto inštrukcií. Nová x86 inštrukčná sada SSE5 má vývojárom zjednodušiť zložitosť kódu, čím sa zvýši efektivita.
Inštrukčná sada SSE3 však vytvorí poriadny zmätok. Názov SSE5 je síce v poriadku, pretože základ SSE tvorí práca s XMM registrami. Ale vzhľadom na to, kedy majú byť procesory K10 vydané nezahŕňajú úplnú podporu SSE4 inštrukcií. Obsahujú iba podporu SSE4a. SSE5 obsahuje inštrukcie, ktoré sa nachádzajú aj v SSE4. Preto sa to začína zapletať.
Nová sada však príde až v roku 2009 s architektúrou K10, a procesormi s jadrom Bulldozer.
Ostáva iba na spoločnosti Intel, či inštrukcie prijme, alebo vytvorí vlastné.
Zdroj: AMD
Inštrukčná sada SSE3 však vytvorí poriadny zmätok. Názov SSE5 je síce v poriadku, pretože základ SSE tvorí práca s XMM registrami. Ale vzhľadom na to, kedy majú byť procesory K10 vydané nezahŕňajú úplnú podporu SSE4 inštrukcií. Obsahujú iba podporu SSE4a. SSE5 obsahuje inštrukcie, ktoré sa nachádzajú aj v SSE4. Preto sa to začína zapletať.
Nová sada však príde až v roku 2009 s architektúrou K10, a procesormi s jadrom Bulldozer.
Ostáva iba na spoločnosti Intel, či inštrukcie prijme, alebo vytvorí vlastné.
Zdroj: AMD